Dla studentów studiów I stopnia
Układy cyfrowe
Osoby prowadzące:
- prof. dr hab. inż. Ryszard Szplet
- dr inż. Zbigniew Jachna
- dr inż. Rafał Szymanowski
- dr inż. Paweł Kwiatkowski
Zajęcia laboratoryjne odbywają się zgodnie z grafikiem:
Nr zajęć | Temat ćwiczenia | Instrukcja |
---|---|---|
1 | Synteza układów kombinacyjnych | Instrukcja |
2 | Synteza układów sekwencyjnych | Instrukcja |
3 | Liczniki i rejestry | Instrukcja |
4 | Cyfrowe układy arytmetyczne | Instrukcja |
5 | Pomiar parametrów statycznych i dynamicznych bramek logicznych | Instrukcja |
6 | VHDL | Instrukcja |
7 | VHDL |
Każde zajęcia rozpoczynają się kolokwium wstępnym (15-20min) z zakresu tematyki danego laboratorium.
Ćwiczenia odbywają się z użyciem:
- Nr 1, 2, 4 - płyt laboratoryjnych z układami CMOS (zadanie polega na łączeniu elementów za pomocą przewodów i testowaniu zmontowanych układów),
- Nr 3 - komputerów (zadanie polega na łączeniu elementów w edytorze schematowym i testowaniu takich układów z użyciem symulatora).
- Nr 5 - uniwersalnych płyt laboratoryjnych do wyznaczania podstawowych parametrów cyfrowych układów scalonych, potrzebne materiały znajdują się w pliku.
- Nr 6, 7 - komputerów (zadanie polega na tworzeniu opisu zadanego układu w języku VHDL i testowaniu jego działania z użyciem symulatora Active HDL, potrzebne materiały znajdują się w książce Język VHDL w praktyce, WKiŁ, 2002)
Zajęcia laboratoryjne odbywają się zgodnie z grafikiem:
Nr zajęć | Temat ćwiczenia | Instrukcja |
---|---|---|
1 | Synteza układów kombinacyjnych | Instrukcja |
2 | Synteza układów sekwencyjnych | Instrukcja |
3 | VHDL | Instrukcja |
4 | VHDL |
Każde zajęcia rozpoczynają się kolokwium wstępnym (15-20min) z zakresu tematyki danego laboratorium.
Ćwiczenia odbywają się z użyciem:
- Nr 1, 2 - płyt laboratoryjnych z układami CMOS (zadanie polega na łączeniu elementów za pomocą przewodów i testowaniu zmontowanych układów),
- Nr 3,4 - komputerów (zadanie polega na tworzeniu opisu zadanego układu w języku VHDL i testowaniu jego działania z użyciem symulatora Active HDL, potrzebne materiały znajdują się w książce Język VHDL w praktyce, WKiŁ, 2002)
Do pobrania:
- Plik z listą grupy laboratoryjnej - Wypełnioną listę należy dostarczyć na pierwsze zajęcia.
- Uklady_kombinacyjne - zestaw plansz do wykładu autorstwa prof. Kalisza.
- Oprogramowanie Multisim wraz z kluczem licencyjnym można pobrać ze strony WAT.
Zaliczenie laboratorium - na podstawie ocen z kolokwiów wstępnych i sprawozdań (wymagane jest zaliczenie wszystkich kolokwiów wstępnych).
Technika układów programowalnych
Osoby prowadzące:
- dr inż. Zbigniew Jachna
- dr inż. Rafał Szymanowski
Zajęcia laboratoryjne odbywają się w grupach zgodnie z grafikiem:
Nr zajęć / Temat ćwiczenia | Grupa I | Grupa II |
---|---|---|
1 | Altera | Xilinx |
2 | Altera | Xilinx |
3 | Xilinx | Altera |
4 | Xilinx | Altera |
Zajęcia laboratoryjne odbywają się w grupach zgodnie z grafikiem:
Nr zajęć / Temat ćwiczenia | Grupa I | Grupa II |
---|---|---|
1 | Altera | Xilinx |
2 | Altera | Xilinx |
3 | Altera | Xilinx |
Do pobrania:
- Instrukcja laboratoryjna do zestawu DE2-115 z układem FPGA Cyclon IV
- Dokumentacja do zestawu DE2-115
- Plik z listą grupy laboratoryjnej - Wypełnioną listę należy dostarczyć na pierwsze zajęcia.
- Przewodnik do zestawu prototypowego T-Rex C1 (Źródło: http://www.terasic.com.tw)
- Instrukcja obsługi systemu Quartus oraz zestawu T-Rex C1
- Instrukcja obsługi systemu WebPack oraz zestawu z układem XC95108
- Instrukcja obsługi systemu WebPack oraz zestawu z układem XC3S200
Przykładowe sprawozdania (wybrane fragmenty zostały usunięte):
- Uniwersalny przelicznik walut (Jacek SANIEWSKI)
- Minutnik kuchenny (Marcin Bogucki)
- Notes elektroniczny (Tomasz Trzciński, Dariusz Wojtczuk)
- Syntezator dźwięku (Mateusz Karolak)
Zaliczenie laboratorium - na podstawie ocen z kolokwiów wstępnych i sprawozdań (wymagane jest zaliczenie wszystkich kolokwiów wstępnych).
Technika cyfrowa
Osoby prowadzące:
- dr inż. Zbigniew Jachna
Zajęcia laboratoryjne odbywają się w grupach zgodnie z grafikiem:
Nr zajęć | Temat ćwiczenia | Instrukcja |
---|---|---|
1 | Synteza układów kombinacyjnych | Instrukcja |
2 | Synteza układów sekwencyjnych | Instrukcja |
3 | VHDL | Instrukcja |
4 | VHDL | |
5 | Układy CMOS | Instrukcja |
Kolokwium wstępne (15-20min) z zakresu syntezy układów kombinacyjnych/sekwencyjnych (patrz treść programu).
Ćwiczenia odbywają się z użyciem:
- Nr 1, 2 - płyt laboratoryjnych z układami CMOS (zadanie polega na łączeniu elementów za pomocą przewodów i testowaniu zmontowanych układów),
- Nr 3, 4 - komputerów (zadanie polega na tworzeniu opisu zadanego układu w języku VHDL i testowaniu jego działania z użyciem symulatora Active HDL, potrzebne materiały znajdują się w książce Język VHDL w praktyce, WKiŁ, 2002)
- Nr 5 - uniwersalnych płyt laboratoryjnych do wyznaczania podstawowych parametrów cyfrowych układów scalonych, potrzebne materiały znajdują się w pliku.
Do pobrania:
- Plik z listą grupy laboratoryjnej - Wypełnioną listę należy dostarczyć na pierwsze zajęcia.
- Uklady_kombinacyjne - zestaw plansz do wykładu autorstwa prof. Kalisza.
Zaliczenie laboratorium - na podstawie ocen z kolokwiów wstępnych i sprawozdań (wymagane jest zaliczenie wszystkich kolokwiów wstępnych).
Programowanie urządzeń kontrolno-pomiarowych
Osoby prowadzące:
- dr inż. Zbigniew Jachna
- dr inż. Paweł Kwiatkowski
Dla studentów studiów II stopnia
Programowalne układy cyfrowe
Osoby prowadzące:
- dr inż. Rafał Szymanowski
- dr inż. Zbigniew Jachna
- dr inż. Paweł Kwiatkowski
- dr inż. Dominik Sondej
- dr inż. Krzysztof Sieczkowski
Zajęcia laboratoryjne odbywają się jednocześnie w dwóch grupach zgodnie z grafikiem:
Nr zajęć / Temat ćwiczenia | Grupa I | Grupa II |
---|---|---|
1 | Altera (Quartus Prime tutorial) | Xilinx (ISE Design Suite tutorial) |
2 | Altera (UART) | Xilinx (Nadajnik radiowy) |
3 | Altera (Nios II) | Xilinx (Sterownik VGA) |
4 | Xilinx (ISE Design Suite tutorial) | Altera (Quartus Prime tutorial) |
5 | Xilinx (Nadajnik radiowy) | Altera (UART) |
6 | Xilinx (Sterownik VGA) | Altera (Nios II) |
Zajęcia laboratoryjne odbywają się jednocześnie w dwóch grupach zgodnie z grafikiem:
Nr zajęć / Temat ćwiczenia | Grupa I | Grupa II |
---|---|---|
1 | Altera (Quartus Prime tutorial) | Xilinx (ISE Design Suite tutorial) |
2 | Altera (UART lub Nios) | Xilinx (Nadajnik radiowy lub sterownik VGA) |
3 | Xilinx (ISE Design Suite tutorial) | Altera (Quartus Prime tutorial) |
4 | Xilinx (Nadajnik radiowy lub sterownik VGA) | Altera (UART lub Nios) |
Materiały:
- Lista grupy do przygotowania w dwóch egzemplarzach na pierwsze zajęcia (z uwzględnieniem podziału na dwie podgrupy)
- Quartus Prime - środowisko projektowe dla układów programowalnych firmy Altera
- ISE Design Suite - środowisko projektowe dla układów programowalnych firmy Xilinx
- Specyfikacja płytki uruchomieniowej DE2-115 z układem FPGA Cyclone IV firmy Altera
- Specyfikacja płytki uruchomieniowej Nexys3 z układem FPGA Spartan-6 firmy Xilinx
Zaliczenie laboratorium - uzyskanie pozytywnych ocen z kolokwiów wstępnych oraz ocen za wykonanie poszczególnych laboratoriów.
Układy specjalizowane
Osoby prowadzące:
- prof. dr hab. inż. Ryszard Szplet
- dr inż. Paweł Kwiatkowski
Zajęcia laboratoryjne odbywają się przy indywidualnych stanowiskach projektowych z użyciem środowiska Electric VLSI oraz LTspice. Na pierwszych zajęciach laboratoryjnych studenci zapoznają się z oprogramowaniem na przykładzie realizacji projektu inwertera CMOS. Na kolejnych zajęciach realizowane są indywidualne zadania projektowe.
Materiały:
- Instrukcja laboratoryjna na pierwsze zajęcia - zapoznanie ze środowiskiem projektowym
- Lista grupy do przygotowania na pierwsze zajęcia
- Oprogramowanie Electric VLSI
- Symulator LTSpice
- Strona z dodatkowymi, przydatnymi materiałami
Zaliczenie laboratorium - uzyskanie pozytywnych ocen z kolokwiów wstępnych oraz sprawozdania z wykonania zadań laboratoryjnych.